SPC5606BF1MLQ6 NXP
Dostępny
SPC5606BF1MLQ6 NXP
• Pojedynczy, 32-bitowy rdzeń procesora (e200z0h)
— Zgodność z kategorią wbudowanych technologii Power Architecture®
— Ulepszony zestaw instrukcji umożliwiający kodowanie o zmiennej długości (VLE) w celu zmniejszenia rozmiaru kodu. Dzięki opcjonalnemu kodowaniu mieszanych instrukcji 16-bitowych i 32-bitowych możliwe jest osiągnięcie znacznego zmniejszenia rozmiaru kodu.
• Do 1,5 MB wbudowanej pamięci flash z kodem obsługiwanym przez kontroler pamięci flash
• 64 (4 × 16) KB wbudowanej pamięci flash danych z funkcją ECC
• Do 96 KB wbudowanej pamięci
• Jednostka ochrony pamięci (MPU) z 8 deskryptorami regionów i 32-bajtowym stopniem szczegółowości regionów dla niektórych członków rodziny (szczegółowe informacje znajdują się w Tabeli 1).
• Kontroler przerwań (INTC) zdolny do obsługi 204 źródeł przerwań o wybranym priorytecie
• Pętla sprzężenia fazowego z modulacją częstotliwości (FMPLL)
• Architektura przełącznika krzyżowego zapewniająca jednoczesny dostęp do urządzeń peryferyjnych, pamięci Flash lub pamięci RAM z wielu urządzeń nadrzędnych magistrali
• 16-kanałowy kontroler eDMA z wieloma źródłami żądań transferu za pomocą multipleksera DMA
• Moduł wspomagania rozruchu (BAM) obsługuje wewnętrzne programowanie Flash za pośrednictwem łącza szeregowego (CAN lub SCI)
• Timer obsługuje kanały I/O, zapewniając szereg 16-bitowych funkcji przechwytywania danych wejściowych, porównywania wyjść i modulacji szerokości impulsów (eMIOS)
• 2 przetworniki analogowo-cyfrowe (ADC): jeden 10-bitowy i jeden 12-bitowy
• Cross Trigger Unit umożliwiający synchronizację konwersji ADC ze zdarzeniem timera z eMIOS lub PIT
• Do 6 modułów szeregowego interfejsu peryferyjnego (DSPI)
• Do 10 modułów interfejsu komunikacji szeregowej (LINFlex)
• Do 6 ulepszonych modułów Full CAN (FlexCAN) z konfigurowalnymi
• 1 moduł interfejsu z układem scalonym (I2 C)
• Do 149 konfigurowalnych pinów ogólnego przeznaczenia obsługujących operacje wejścia i wyjścia (w zależności od pakietu)
• Licznik w czasie rzeczywistym (RTC)
— Źródło zegara z wewnętrznego oscylatora 128 kHz lub 16 MHz obsługującego autonomiczne wybudzanie z rozdzielczością 1 ms z maksymalnym limitem czasu wynoszącym 2 sekundy
— Opcjonalna obsługa zegara czasu rzeczywistego (RTC) ze źródłem zegara z zewnętrznego oscylatora kwarcowego 32 kHz, obsługująca wybudzanie z rozdzielczością 1 sekundy i maksymalnym limitem czasu wynoszącym 1 godzinę
• Do 8 timerów przerwań okresowych (PIT) z 32-bitową rozdzielczością licznika
• Interfejs programistyczny Nexus (NDI) zgodnie z IEEE-ISTO 5001-2003 Class Two Plus
• Testowanie skanowania granic urządzenia/płytki obsługiwane przez Joint Test Action Group (JTAG) IEEE (IEEE 1149.1)
• Wbudowany regulator napięcia (VREG) do regulacji zasilania wejściowego dla wszystkich poziomów wewnętrznych
• Pojedynczy, 32-bitowy rdzeń procesora (e200z0h)
— Zgodność z kategorią wbudowanych technologii Power Architecture®
— Ulepszony zestaw instrukcji umożliwiający kodowanie o zmiennej długości (VLE) w celu zmniejszenia rozmiaru kodu. Dzięki opcjonalnemu kodowaniu mieszanych instrukcji 16-bitowych i 32-bitowych możliwe jest osiągnięcie znacznego zmniejszenia rozmiaru kodu.
• Do 1,5 MB wbudowanej pamięci flash z kodem obsługiwanym przez kontroler pamięci flash
• 64 (4 × 16) KB wbudowanej pamięci flash danych z funkcją ECC
• Do 96 KB wbudowanej pamięci
• Jednostka ochrony pamięci (MPU) z 8 deskryptorami regionów i 32-bajtowym stopniem szczegółowości regionów dla niektórych członków rodziny (szczegółowe informacje znajdują się w Tabeli 1).
• Kontroler przerwań (INTC) zdolny do obsługi 204 źródeł przerwań o wybranym priorytecie
• Pętla sprzężenia fazowego z modulacją częstotliwości (FMPLL)
• Architektura przełącznika krzyżowego zapewniająca jednoczesny dostęp do urządzeń peryferyjnych, pamięci Flash lub pamięci RAM z wielu urządzeń nadrzędnych magistrali
• 16-kanałowy kontroler eDMA z wieloma źródłami żądań transferu za pomocą multipleksera DMA
• Moduł wspomagania rozruchu (BAM) obsługuje wewnętrzne programowanie Flash za pośrednictwem łącza szeregowego (CAN lub SCI)
• Timer obsługuje kanały I/O, zapewniając szereg 16-bitowych funkcji przechwytywania danych wejściowych, porównywania wyjść i modulacji szerokości impulsów (eMIOS)
• 2 przetworniki analogowo-cyfrowe (ADC): jeden 10-bitowy i jeden 12-bitowy
• Cross Trigger Unit umożliwiający synchronizację konwersji ADC ze zdarzeniem timera z eMIOS lub PIT
• Do 6 modułów szeregowego interfejsu peryferyjnego (DSPI)
• Do 10 modułów interfejsu komunikacji szeregowej (LINFlex)
• Do 6 ulepszonych modułów Full CAN (FlexCAN) z konfigurowalnymi
• 1 moduł interfejsu z układem scalonym (I2 C)
• Do 149 konfigurowalnych pinów ogólnego przeznaczenia obsługujących operacje wejścia i wyjścia (w zależności od pakietu)
• Licznik w czasie rzeczywistym (RTC)
— Źródło zegara z wewnętrznego oscylatora 128 kHz lub 16 MHz obsługującego autonomiczne wybudzanie z rozdzielczością 1 ms z maksymalnym limitem czasu wynoszącym 2 sekundy
— Opcjonalna obsługa zegara czasu rzeczywistego (RTC) ze źródłem zegara z zewnętrznego oscylatora kwarcowego 32 kHz, obsługująca wybudzanie z rozdzielczością 1 sekundy i maksymalnym limitem czasu wynoszącym 1 godzinę
• Do 8 timerów przerwań okresowych (PIT) z 32-bitową rozdzielczością licznika
• Interfejs programistyczny Nexus (NDI) zgodnie z IEEE-ISTO 5001-2003 Class Two Plus
• Testowanie skanowania granic urządzenia/płytki obsługiwane przez Joint Test Action Group (JTAG) IEEE (IEEE 1149.1)
• Wbudowany regulator napięcia (VREG) do regulacji zasilania wejściowego dla wszystkich poziomów wewnętrznych
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
