SAK-TC264D-40F200W BC Infineon
Dostępny
SAK-TC264D-40F200W BC Infineon
Rodzina produktów TC26x ma następujące cechy: • Wysokowydajny mikrokontroler z dwoma rdzeniami procesora • Jeden 32-bitowy superskalarny procesor TriCore (TC1.6P), posiadający następujące cechy: – Doskonała wydajność w czasie rzeczywistym – Mocna obsługa bitów – W pełni zintegrowane możliwości DSP – Jednostka Multiply-Accumulation zdolna do wytrzymania 2 operacji MAC na cykl – Praca do 200 MHz w pełnym zakresie temperatur – do 120 KB Data Scratch-Pad RAM (DSPR) – do 32 KB Instruction Scratch-Pad RAM (PSPR) – 16 KB Instruction Cache (ICACHE) – 8 KB Data Cache (DCACHE) • Energooszczędny skalarny procesor TriCore (TC1.6E), posiadający następujące cechy: – Kompatybilność kodu binarnego z TC1.6P – praca do 200 MHz w pełnym zakresie temperatur – do 72 KB pamięci RAM (DSPR) – do 16 KB pamięci RAM Scratch-Pad (PSPR) – 8 KB pamięci podręcznej instrukcji (ICACHE) – 0,125 KB bufora odczytu danych (DRB) • Blokowany rdzeń cienia dla TC1.6P • Wiele wbudowanych pamięci – Wszystkie wbudowane NVM i są zabezpieczone ECC – do 2,5 MB Programowa pamięć flash (PFLASH) – do 96 KB pamięci flash danych (DFLASH) do emulacji EEPROM – 0 Kbyte Memory (LMU) – BootROM (BROM) • 48-kanałowy kontroler DMA z bezpiecznym transferem danych • Zaawansowany system przerwań (chroniony ECC) • Wysokowydajna struktura magistrali w układzie scalonym – 64-bitowy Cross Bar Interconnect (SRI) zapewniający szybki równoległy dostęp między magistralami, Procesory i pamięci – 32-bitowa magistrala SPB (System Peripheral Bus) dla wbudowanych urządzeń peryferyjnych i funkcjonalnych – Jeden mostek magistrali (SFI Bridge) • Jednostka zarządzania bezpieczeństwem (SMU) obsługująca alarmy monitora bezpieczeństwa • Jednostka testowa pamięci z funkcjami ECC, inicjalizacji pamięci i MBIST (MTU) • Sprzętowy monitor I/O (IOM) do sprawdzania cyfrowych wejść/wyjść • Wszechstronne jednostki peryferyjne w układzie scalonym – cztery asynchroniczne/synchroniczne kanały szeregowe (ASCLIN) ze sprzętową obsługą LIN (V1.3, V2.0, V2.1 i J2602) do 50 MBaud – Cztery kolejkowane kanały interfejsu SPI (QSPI) z możliwością master i slave do 50 Mbit/s – High Speed Serial Link (HSSL) do szeregowej komunikacji międzyprocesorowej do 320Mbit/s
– Dwa szeregowe interfejsy Micro Second Bus (MSC) do rozbudowy portu szeregowego o zewnętrzne urządzenia zasilające – Jeden moduł MultiCAN+ z 5 węzłami CAN i 256 dowolnie przypisywanymi obiektami komunikatów do wysokowydajnej obsługi danych poprzez buforowanie FIFO i transfer danych bramy – 6 kanałów Single Edge Nibble Transmission (SENT) do podłączenia do czujników – Jeden moduł FlexRayTM z 2 kanałami (E-Ray) obsługujący V2.1 – Jeden ogólny moduł czasowy (GTM) zapewniający potężny zestaw cyfrowego filtrowania sygnału i timera funkcjonalność do realizacji autonomicznego i złożonego zarządzania wejściami/wyjściami – Jeden moduł przechwytywania / porównywania 6 (dwa jądra CCU60 i CCU61) – Jeden moduł czasowy ogólnego przeznaczenia 12 (GPT120) – Trzykanałowy interfejs czujnika peryferyjnego zgodny z V1.3 (PSI5) – Interfejs czujnika peryferyjnego z szeregowym PHY (PSI5-S) – Interfejs magistrali obwodów zintegrowanych (I2C) zgodny z V2.1 – IEEE802.3 Ethernet MAC z interfejsami RMII i MII (ETH) • 8-bitowy kontroler czuwania (TC2x_SCR) – Dwa 8-bitowe timery – Jeden 16-bitowy timer – Timer 2 Capture Compare Unit – Zegar czasu rzeczywistego – Uniwersalny asynchroniczny odbiornik/nadajnik – Szybki synchroniczny interfejs szeregowy – Wake-up CAN Filter • Wszechstronny sukcesywny przetwornik ADC (VADC) – Klaster 4 niezależnych jąder ADC – Zakres napięcia wejściowego od 0 V do 5,5 V (zasilanie ADC) • Delta-Sigma ADC (DSADC) – trzy/cztery kanały • Cyfrowe programowalne porty I/O • Wbudowana obsługa debugowania dla OCDS Level 1 (procesory, DMA, On Chip Buses) • Dostępny dedykowany układ urządzenia emulującego (ED) - debugowanie wielordzeniowe, śledzenie w czasie rzeczywistym i kalibracja - Aurora Gigabit Trace Port (AGBT) w niektórych wariantach (patrz poniżej) - cztero/pięcioprzewodowy interfejs JTAG (IEEE 1149.1) lub DAP (Device Access Port) • System zarządzania energią i regulatory na chipie • Jednostka generowania zegara z systemem PLL i Flexray PLL • Wbudowany regulator napięcia
Rodzina produktów TC26x ma następujące cechy: • Wysokowydajny mikrokontroler z dwoma rdzeniami procesora • Jeden 32-bitowy superskalarny procesor TriCore (TC1.6P), posiadający następujące cechy: – Doskonała wydajność w czasie rzeczywistym – Mocna obsługa bitów – W pełni zintegrowane możliwości DSP – Jednostka Multiply-Accumulation zdolna do wytrzymania 2 operacji MAC na cykl – Praca do 200 MHz w pełnym zakresie temperatur – do 120 KB Data Scratch-Pad RAM (DSPR) – do 32 KB Instruction Scratch-Pad RAM (PSPR) – 16 KB Instruction Cache (ICACHE) – 8 KB Data Cache (DCACHE) • Energooszczędny skalarny procesor TriCore (TC1.6E), posiadający następujące cechy: – Kompatybilność kodu binarnego z TC1.6P – praca do 200 MHz w pełnym zakresie temperatur – do 72 KB pamięci RAM (DSPR) – do 16 KB pamięci RAM Scratch-Pad (PSPR) – 8 KB pamięci podręcznej instrukcji (ICACHE) – 0,125 KB bufora odczytu danych (DRB) • Blokowany rdzeń cienia dla TC1.6P • Wiele wbudowanych pamięci – Wszystkie wbudowane NVM i są zabezpieczone ECC – do 2,5 MB Programowa pamięć flash (PFLASH) – do 96 KB pamięci flash danych (DFLASH) do emulacji EEPROM – 0 Kbyte Memory (LMU) – BootROM (BROM) • 48-kanałowy kontroler DMA z bezpiecznym transferem danych • Zaawansowany system przerwań (chroniony ECC) • Wysokowydajna struktura magistrali w układzie scalonym – 64-bitowy Cross Bar Interconnect (SRI) zapewniający szybki równoległy dostęp między magistralami, Procesory i pamięci – 32-bitowa magistrala SPB (System Peripheral Bus) dla wbudowanych urządzeń peryferyjnych i funkcjonalnych – Jeden mostek magistrali (SFI Bridge) • Jednostka zarządzania bezpieczeństwem (SMU) obsługująca alarmy monitora bezpieczeństwa • Jednostka testowa pamięci z funkcjami ECC, inicjalizacji pamięci i MBIST (MTU) • Sprzętowy monitor I/O (IOM) do sprawdzania cyfrowych wejść/wyjść • Wszechstronne jednostki peryferyjne w układzie scalonym – cztery asynchroniczne/synchroniczne kanały szeregowe (ASCLIN) ze sprzętową obsługą LIN (V1.3, V2.0, V2.1 i J2602) do 50 MBaud – Cztery kolejkowane kanały interfejsu SPI (QSPI) z możliwością master i slave do 50 Mbit/s – High Speed Serial Link (HSSL) do szeregowej komunikacji międzyprocesorowej do 320Mbit/s
– Dwa szeregowe interfejsy Micro Second Bus (MSC) do rozbudowy portu szeregowego o zewnętrzne urządzenia zasilające – Jeden moduł MultiCAN+ z 5 węzłami CAN i 256 dowolnie przypisywanymi obiektami komunikatów do wysokowydajnej obsługi danych poprzez buforowanie FIFO i transfer danych bramy – 6 kanałów Single Edge Nibble Transmission (SENT) do podłączenia do czujników – Jeden moduł FlexRayTM z 2 kanałami (E-Ray) obsługujący V2.1 – Jeden ogólny moduł czasowy (GTM) zapewniający potężny zestaw cyfrowego filtrowania sygnału i timera funkcjonalność do realizacji autonomicznego i złożonego zarządzania wejściami/wyjściami – Jeden moduł przechwytywania / porównywania 6 (dwa jądra CCU60 i CCU61) – Jeden moduł czasowy ogólnego przeznaczenia 12 (GPT120) – Trzykanałowy interfejs czujnika peryferyjnego zgodny z V1.3 (PSI5) – Interfejs czujnika peryferyjnego z szeregowym PHY (PSI5-S) – Interfejs magistrali obwodów zintegrowanych (I2C) zgodny z V2.1 – IEEE802.3 Ethernet MAC z interfejsami RMII i MII (ETH) • 8-bitowy kontroler czuwania (TC2x_SCR) – Dwa 8-bitowe timery – Jeden 16-bitowy timer – Timer 2 Capture Compare Unit – Zegar czasu rzeczywistego – Uniwersalny asynchroniczny odbiornik/nadajnik – Szybki synchroniczny interfejs szeregowy – Wake-up CAN Filter • Wszechstronny sukcesywny przetwornik ADC (VADC) – Klaster 4 niezależnych jąder ADC – Zakres napięcia wejściowego od 0 V do 5,5 V (zasilanie ADC) • Delta-Sigma ADC (DSADC) – trzy/cztery kanały • Cyfrowe programowalne porty I/O • Wbudowana obsługa debugowania dla OCDS Level 1 (procesory, DMA, On Chip Buses) • Dostępny dedykowany układ urządzenia emulującego (ED) - debugowanie wielordzeniowe, śledzenie w czasie rzeczywistym i kalibracja - Aurora Gigabit Trace Port (AGBT) w niektórych wariantach (patrz poniżej) - cztero/pięcioprzewodowy interfejs JTAG (IEEE 1149.1) lub DAP (Device Access Port) • System zarządzania energią i regulatory na chipie • Jednostka generowania zegara z systemem PLL i Flexray PLL • Wbudowany regulator napięcia
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
