S9S12XS128J1MAA NXP
Dostępny
S9S12XS128J1MAA NXP
• 16-bitowy procesor12X — Kompatybilny w górę z zestawem instrukcji S12 z wyjątkiem pięciu instrukcji rozmytych (MEM, WAV, WAVR, REV, REVW), które zostały usunięte — Ulepszone adresowanie indeksowane — Dostęp do dużych segmentów danych niezależnie od PPAGE
• INT (moduł przerwań) — Siedem poziomów zagnieżdżonych przerwań — Elastyczne przypisywanie źródeł przerwań do każdego poziomu przerwania. — Zewnętrzne przerwanie o wysokim priorytecie bez możliwości maskowania (XIRQ) — Następujące wejścia mogą działać jako przerwania budzenia – IRQ i niemaskowalne XIRQ – PINY odbiorcze CAN – Piny odbiorcze SCI – W zależności od opcji pakietu do 20 pinów na portach J, H i P konfigurowalnych jako wrażliwe na krawędź narastającą lub opadającą • MMC (kontrola mapowania modułów) • DBG (moduł debugowania) — Monitorowanie magistrali procesora z żądaniami punktów przerwania typu tag lub force — 64 x 64-bitowy okrągły bufor śledzenia przechwytuje zmianę przepływu lub dostęp do pamięci informacje • BDM (tryb debugowania w tle) • OSC_LCP (oscylator) — Sterowanie pętlą małej mocy Oscylator Pierce'a wykorzystujący kwarc od 4 MHz do 16 MHz — Dobra odporność na zakłócenia — Opcja Pierce'a z pełnym wychyleniem wykorzystująca kryształ od 2 MHz do 40 MHz — Transkonduktancja dobrana w celu uzyskania optymalnego marginesu rozruchu dla typowych kryształów • IPLL (wewnętrznie filtrowany, modulowany częstotliwością zegar z pętlą sprzężenia fazowego) — Nie są wymagane żadne komponenty zewnętrzne — Konfigurowalna opcja rozpraszania widma w celu zmniejszenia promieniowania EMC (częstotliwość) modulacja) • CRG (generowanie zegara i resetu) — Watchdog COP — Przerwanie w czasie rzeczywistym — Monitor zegara — Szybkie budzenie z STOP w trybie zegara samoczynnego • Opcje pamięci — 64, 128 i 256 KbB Flash — Flash Ogólne cechy – 64 bity danych plus 8 bitów syndromu ECC (Error Correction Code) umożliwiają jednobitową korekcję awarii i podwójne wykrywanie błędów – Rozmiar sektora kasowania 1024 bajty – Zautomatyzowany program i algorytm usuwania – Schemat ochrony zapobiegający przypadkowemu programowi lub usunięciu – Opcja bezpieczeństwa zapobiegać nieautoryzowanemu dostępowi – ustawienie poziomu marginesu Sense-amp dla odczytów – 4 i 8 KB przestrzeni Data Flash
– 16 bitów danych plus 6 bitów syndromu ECC (Error Correction Code) umożliwia jednobitową korekcję awarii i wykrywanie podwójnych błędów – Rozmiar sektora kasowania 256 bajtów – Zautomatyzowany algorytm programowania i kasowania — 4, 8 i 12 KB pamięci RAM • 16-kanałowy, 12-bitowy przetwornik analogowo-cyfrowy — Rozdzielczość 8/10/12 bitów — 3 μs, czas konwersji pojedynczej 10 bitów — Dane wynikowe wyrównane do lewej lub prawej — Możliwość zewnętrznego i wewnętrznego wyzwalania konwersji — Wewnętrzny oscylator do konwersji w trybach zatrzymania — Obudź się z niskiego poboru mocy trybów na analogowym > porównawczym lub <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— Przerwania przekroczenia limitu czasu i wyzwalacze peryferyjne — Możliwość wyrównania początku timerów • Do 8 kanałów x 8 bitów lub 4 kanałów x 16 bitów Modulator szerokości impulsu — Programowalny okres i cykl pracy na kanał — Wyjścia wyrównane centralnie lub lewo — Programowalny logika wyboru zegara o szerokim zakresie częstotliwości • Szeregowy moduł interfejsu peryferyjnego (SPI) — Możliwość konfiguracji dla danych o rozmiarze 8 lub 16 bitów — Pełny dupleks lub jednoprzewodowy dwukierunkowy — Podwójnie buforowane nadawanie i odbiór — Tryb Master lub Slave — Najpierw MSB-first lub LSB-first shifting — Opcje fazy i polaryzacji zegara szeregowego • Dwa interfejsy komunikacji szeregowej (SCI) — Praca w trybie pełnego dupleksu lub pojedynczego przewodu — Standardowy format NRZ (Author-return-to-zero) — Wybieralny format IrDA 1.4 return-to-zero-inverted (RZI) z programowalnymi szerokościami impulsów — Wybór 13-bitowej szybkości transmisji — Programowalna długość znaków — Programowalna polaryzacja nadajnika i odbiornika — Odbiór budzenia na aktywnej krawędzi — Wykrywanie przerwań i wykrywanie kolizji transmisji obsługujące LIN • Wbudowany regulator napięcia — Dwa równoległe, liniowe regulatory napięcia z odniesieniem pasma wzbronionego — Wykrywanie niskiego napięcia (LVD) z przerwaniem niskiego napięcia (LVI) — Obwód resetowania po włączeniu zasilania (POR) — Resetowanie niskiego napięcia (LVR) • Zegar budzenia o niskim poborze mocy (API) — Wewnętrzny oscylator sterujący licznikiem spadku — Możliwość przycięcia do +/-5% dokładności — Okresy limitu czasu wahają się od 0,2 ms do ~13 s z rozdzielczością 0,2 ms • Wejście/wyjście — do 91 pinów wejścia/wyjścia ogólnego przeznaczenia (I/O) w zależności od opcji pakietu i tylko 2 wejścia piny — Histereza i konfigurowalne urządzenie podciągające/opuszczające na wszystkich pinach wejściowych — Konfigurowalna siła napędu na wszystkich pinach wyjściowych • Opcje pakietu — 112-pinowy niskoprofilowy poczwórny płaski (LQFP) — 80-pinowy poczwórny płaski (QFP)
— 64-pinowy, niskoprofilowy, poczwórny płaski (LQFP) • Warunki pracy — Szeroki zakres napięcia pojedynczego zasilania: od 3,135 V do 5,5 V przy pełnej wydajności – Oddzielne zasilanie dla wewnętrznego regulatora napięcia i I/O umożliwia zoptymalizowane filtrowanie EMC — Maksymalna częstotliwość magistrali procesora: 40 MHz — Zakres temperatury otoczenia od –40°C do 125°C — Opcje temperatury: – –40°C do 85°C – –40°C do 105°C – –40°C do 125°C
• 16-bitowy procesor12X — Kompatybilny w górę z zestawem instrukcji S12 z wyjątkiem pięciu instrukcji rozmytych (MEM, WAV, WAVR, REV, REVW), które zostały usunięte — Ulepszone adresowanie indeksowane — Dostęp do dużych segmentów danych niezależnie od PPAGE
• INT (moduł przerwań) — Siedem poziomów zagnieżdżonych przerwań — Elastyczne przypisywanie źródeł przerwań do każdego poziomu przerwania. — Zewnętrzne przerwanie o wysokim priorytecie bez możliwości maskowania (XIRQ) — Następujące wejścia mogą działać jako przerwania budzenia – IRQ i niemaskowalne XIRQ – PINY odbiorcze CAN – Piny odbiorcze SCI – W zależności od opcji pakietu do 20 pinów na portach J, H i P konfigurowalnych jako wrażliwe na krawędź narastającą lub opadającą • MMC (kontrola mapowania modułów) • DBG (moduł debugowania) — Monitorowanie magistrali procesora z żądaniami punktów przerwania typu tag lub force — 64 x 64-bitowy okrągły bufor śledzenia przechwytuje zmianę przepływu lub dostęp do pamięci informacje • BDM (tryb debugowania w tle) • OSC_LCP (oscylator) — Sterowanie pętlą małej mocy Oscylator Pierce'a wykorzystujący kwarc od 4 MHz do 16 MHz — Dobra odporność na zakłócenia — Opcja Pierce'a z pełnym wychyleniem wykorzystująca kryształ od 2 MHz do 40 MHz — Transkonduktancja dobrana w celu uzyskania optymalnego marginesu rozruchu dla typowych kryształów • IPLL (wewnętrznie filtrowany, modulowany częstotliwością zegar z pętlą sprzężenia fazowego) — Nie są wymagane żadne komponenty zewnętrzne — Konfigurowalna opcja rozpraszania widma w celu zmniejszenia promieniowania EMC (częstotliwość) modulacja) • CRG (generowanie zegara i resetu) — Watchdog COP — Przerwanie w czasie rzeczywistym — Monitor zegara — Szybkie budzenie z STOP w trybie zegara samoczynnego • Opcje pamięci — 64, 128 i 256 KbB Flash — Flash Ogólne cechy – 64 bity danych plus 8 bitów syndromu ECC (Error Correction Code) umożliwiają jednobitową korekcję awarii i podwójne wykrywanie błędów – Rozmiar sektora kasowania 1024 bajty – Zautomatyzowany program i algorytm usuwania – Schemat ochrony zapobiegający przypadkowemu programowi lub usunięciu – Opcja bezpieczeństwa zapobiegać nieautoryzowanemu dostępowi – ustawienie poziomu marginesu Sense-amp dla odczytów – 4 i 8 KB przestrzeni Data Flash
– 16 bitów danych plus 6 bitów syndromu ECC (Error Correction Code) umożliwia jednobitową korekcję awarii i wykrywanie podwójnych błędów – Rozmiar sektora kasowania 256 bajtów – Zautomatyzowany algorytm programowania i kasowania — 4, 8 i 12 KB pamięci RAM • 16-kanałowy, 12-bitowy przetwornik analogowo-cyfrowy — Rozdzielczość 8/10/12 bitów — 3 μs, czas konwersji pojedynczej 10 bitów — Dane wynikowe wyrównane do lewej lub prawej — Możliwość zewnętrznego i wewnętrznego wyzwalania konwersji — Wewnętrzny oscylator do konwersji w trybach zatrzymania — Obudź się z niskiego poboru mocy trybów na analogowym > porównawczym lub <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— Przerwania przekroczenia limitu czasu i wyzwalacze peryferyjne — Możliwość wyrównania początku timerów • Do 8 kanałów x 8 bitów lub 4 kanałów x 16 bitów Modulator szerokości impulsu — Programowalny okres i cykl pracy na kanał — Wyjścia wyrównane centralnie lub lewo — Programowalny logika wyboru zegara o szerokim zakresie częstotliwości • Szeregowy moduł interfejsu peryferyjnego (SPI) — Możliwość konfiguracji dla danych o rozmiarze 8 lub 16 bitów — Pełny dupleks lub jednoprzewodowy dwukierunkowy — Podwójnie buforowane nadawanie i odbiór — Tryb Master lub Slave — Najpierw MSB-first lub LSB-first shifting — Opcje fazy i polaryzacji zegara szeregowego • Dwa interfejsy komunikacji szeregowej (SCI) — Praca w trybie pełnego dupleksu lub pojedynczego przewodu — Standardowy format NRZ (Author-return-to-zero) — Wybieralny format IrDA 1.4 return-to-zero-inverted (RZI) z programowalnymi szerokościami impulsów — Wybór 13-bitowej szybkości transmisji — Programowalna długość znaków — Programowalna polaryzacja nadajnika i odbiornika — Odbiór budzenia na aktywnej krawędzi — Wykrywanie przerwań i wykrywanie kolizji transmisji obsługujące LIN • Wbudowany regulator napięcia — Dwa równoległe, liniowe regulatory napięcia z odniesieniem pasma wzbronionego — Wykrywanie niskiego napięcia (LVD) z przerwaniem niskiego napięcia (LVI) — Obwód resetowania po włączeniu zasilania (POR) — Resetowanie niskiego napięcia (LVR) • Zegar budzenia o niskim poborze mocy (API) — Wewnętrzny oscylator sterujący licznikiem spadku — Możliwość przycięcia do +/-5% dokładności — Okresy limitu czasu wahają się od 0,2 ms do ~13 s z rozdzielczością 0,2 ms • Wejście/wyjście — do 91 pinów wejścia/wyjścia ogólnego przeznaczenia (I/O) w zależności od opcji pakietu i tylko 2 wejścia piny — Histereza i konfigurowalne urządzenie podciągające/opuszczające na wszystkich pinach wejściowych — Konfigurowalna siła napędu na wszystkich pinach wyjściowych • Opcje pakietu — 112-pinowy niskoprofilowy poczwórny płaski (LQFP) — 80-pinowy poczwórny płaski (QFP)
— 64-pinowy, niskoprofilowy, poczwórny płaski (LQFP) • Warunki pracy — Szeroki zakres napięcia pojedynczego zasilania: od 3,135 V do 5,5 V przy pełnej wydajności – Oddzielne zasilanie dla wewnętrznego regulatora napięcia i I/O umożliwia zoptymalizowane filtrowanie EMC — Maksymalna częstotliwość magistrali procesora: 40 MHz — Zakres temperatury otoczenia od –40°C do 125°C — Opcje temperatury: – –40°C do 85°C – –40°C do 105°C – –40°C do 125°C
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
