S912XEG128W1MAA NXP
| Dostępny |
S912XEG128W1MAA NXP
• Możliwość stronicowania do obsługi globalnej przestrzeni adresowej pamięci o pojemności 8 MB
• Arbitraż magistrali między głównymi procesorami, BDM i XGATE
• Jednoczesny dostęp do różnych zasobów1 (wewnętrznych, zewnętrznych i peryferyjnych) (patrz Rysunek 3-1 )
• Rozwiązywanie problemów z kolizją dostępu do magistrali docelowej
• Sterowanie trybem pracy MCU
• Kontrola bezpieczeństwa MCU
• Oddzielne schematy mapowania pamięci dla każdego głównego procesora, BDM i XGATE
• Bity sterujące pamięcią ROM, aby umożliwić wybór wbudowanej pamięci FLASH lub ROM
• Wymiana portów, rejestry, kontrola dostępu
• Generowanie resetu systemu, gdy procesor uzyskuje dostęp do niezaimplementowanego adresu (tj. adresu, który nie należy do żadnego z modułów wbudowanych w układ) w trybach jednoukładowych
• Możliwość stronicowania do obsługi globalnej przestrzeni adresowej pamięci o pojemności 8 MB
• Arbitraż magistrali między głównymi procesorami, BDM i XGATE
• Jednoczesny dostęp do różnych zasobów1 (wewnętrznych, zewnętrznych i peryferyjnych) (patrz Rysunek 3-1 )
• Rozwiązywanie problemów z kolizją dostępu do magistrali docelowej
• Sterowanie trybem pracy MCU
• Kontrola bezpieczeństwa MCU
• Oddzielne schematy mapowania pamięci dla każdego głównego procesora, BDM i XGATE
• Bity sterujące pamięcią ROM, aby umożliwić wybór wbudowanej pamięci FLASH lub ROM
• Wymiana portów, rejestry, kontrola dostępu
• Generowanie resetu systemu, gdy procesor uzyskuje dostęp do niezaimplementowanego adresu (tj. adresu, który nie należy do żadnego z modułów wbudowanych w układ) w trybach jednoukładowych
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
