R5F1096CKSP#X0 RENESAS
Dostępny
R5F1096CKSP#X0 RENESAS
Minimalny czas wykonania instrukcji można zmienić z dużej prędkości (0,03125 μs: @ 32 MHz praca z szybkim oscylatorem w układzie scalonym) na bardzo niską prędkość (30,5 μs: @ 32,768 kHz praca z zegarem podsystemu) Rejestr ogólnego przeznaczenia: 8 bitów × 32 rejestry (8 bitów × 8 rejestrów × 4 bankach) ROM: od 8 do 64 KB, RAM: od 0,5 do 4 KB, Pamięć flash danych: 4 KB Szybki oscylator w układzie scalonym • Do wyboru 32 MHz (TYP.), 24 MHz (TYP.), 16 MHz (TYP.), 12 MHz (TYP.), 8 MHz (TYP.), 4 MHz (TYP.) i 1 MHz (TYP.) Wbudowana pamięć flash z pojedynczym zasilaczem (z zakazem funkcji kasowania bloków/zapisu) Samoprogramowanie (z funkcją boot swap/funkcją okna osłony błysku) Wbudowana funkcja debugowania Wbudowany obwód resetowania zasilania (POR) i detektor napięcia (LVD) Wbudowany zegar watchdog (obsługiwany z dedykowaną wewnętrzną niską prędkością Oscylator w układzie scalonym) Mnożnik w układzie scalonym i dzielnik/akumulator mnożenia • 16 bitów × 16 bitów = 32 bity (bez znaku lub ze znakiem) • 32 bity ÷ 32 bity = 32 bity (bez znaku) • 16 bitów × 16 bitów + 32 bity = 32 bity (bez znaku lub ze znakiem) Funkcja przerwania w układzie scalonym Wyjście zegara w układzie scalonym/kontroler wyjścia brzęczyka Regulacja BCD w układzie scalonym Porty I/O: od 16 do 44 (N-ch otwarty dren: 0 do 4) Timer • Timer 16-bitowy: 8 kanałów • Timer watchdog: 1 kanał • Zegar czasu rzeczywistego: 1 kanał • Timer interwałowy: 1 kanał • Timer budzenia: 1 kanał Interfejs szeregowy • CSI: 0 do 8 kanałów • UART/UART (obsługa magistrali LIN): od 1 do 5 kanałów • Komunikacja I2 C/Simplified I2 C: od 0 do 7 kanałów Przetwornik analogowo-cyfrowy o rozdzielczości 8/10 bitów (VDD = 1,8 do 5,5 V): 4 do 12 kanałów Napięcie zasilania: VDD = 1,8 do 5,5 V (wersja J), VDD = 2,7 do 5,5 V (wersja K) Temperatura otoczenia podczas pracy: TA = −40 do +85°C (wersja J), TA = −40 do +125°C (wersja K)
Minimalny czas wykonania instrukcji można zmienić z dużej prędkości (0,03125 μs: @ 32 MHz praca z szybkim oscylatorem w układzie scalonym) na bardzo niską prędkość (30,5 μs: @ 32,768 kHz praca z zegarem podsystemu) Rejestr ogólnego przeznaczenia: 8 bitów × 32 rejestry (8 bitów × 8 rejestrów × 4 bankach) ROM: od 8 do 64 KB, RAM: od 0,5 do 4 KB, Pamięć flash danych: 4 KB Szybki oscylator w układzie scalonym • Do wyboru 32 MHz (TYP.), 24 MHz (TYP.), 16 MHz (TYP.), 12 MHz (TYP.), 8 MHz (TYP.), 4 MHz (TYP.) i 1 MHz (TYP.) Wbudowana pamięć flash z pojedynczym zasilaczem (z zakazem funkcji kasowania bloków/zapisu) Samoprogramowanie (z funkcją boot swap/funkcją okna osłony błysku) Wbudowana funkcja debugowania Wbudowany obwód resetowania zasilania (POR) i detektor napięcia (LVD) Wbudowany zegar watchdog (obsługiwany z dedykowaną wewnętrzną niską prędkością Oscylator w układzie scalonym) Mnożnik w układzie scalonym i dzielnik/akumulator mnożenia • 16 bitów × 16 bitów = 32 bity (bez znaku lub ze znakiem) • 32 bity ÷ 32 bity = 32 bity (bez znaku) • 16 bitów × 16 bitów + 32 bity = 32 bity (bez znaku lub ze znakiem) Funkcja przerwania w układzie scalonym Wyjście zegara w układzie scalonym/kontroler wyjścia brzęczyka Regulacja BCD w układzie scalonym Porty I/O: od 16 do 44 (N-ch otwarty dren: 0 do 4) Timer • Timer 16-bitowy: 8 kanałów • Timer watchdog: 1 kanał • Zegar czasu rzeczywistego: 1 kanał • Timer interwałowy: 1 kanał • Timer budzenia: 1 kanał Interfejs szeregowy • CSI: 0 do 8 kanałów • UART/UART (obsługa magistrali LIN): od 1 do 5 kanałów • Komunikacja I2 C/Simplified I2 C: od 0 do 7 kanałów Przetwornik analogowo-cyfrowy o rozdzielczości 8/10 bitów (VDD = 1,8 do 5,5 V): 4 do 12 kanałów Napięcie zasilania: VDD = 1,8 do 5,5 V (wersja J), VDD = 2,7 do 5,5 V (wersja K) Temperatura otoczenia podczas pracy: TA = −40 do +85°C (wersja J), TA = −40 do +125°C (wersja K)
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
