MCIMX6U6AVM08AC NXP
| Dostępny |
MCIMX6U6AVM08AC NXP
Procesory i.MX 6Solo/6DualLite są oparte na platformie Arm Cortex-A9 MPCore, która ma następujące funkcje:
• i.MX 6Solo obsługuje pojedyncze ramię Cortex-A9 MPCore (z TrustZone)
• i.MX 6DualLite obsługuje dual Arm Cortex-A9 MPCore (z TrustZone)
• Konfiguracja rdzenia jest symetryczna, gdzie każdy rdzeń zawiera:
— 32 KB pamięci podręcznej instrukcji L1
— 32 KB pamięci podręcznej danych L1
— Prywatny zegar i pies stróżujący
— Koprocesor Cortex-A9 NEON MPE (Media Processing Engine)
W skład kompleksu Arm Cortex-A9 MPCore wchodzą:
• Kontroler przerwań ogólnych (GIC) z obsługą 128 przerwań
• Zegar globalny
• Jednostka kontrolna Snoop Control Unit (SCU)
• 512 KB ujednoliconej pamięci podręcznej I/D L2:
— Używany przez jeden rdzeń w i.MX 6Solo
— Współdzielone przez dwa rdzenie w i.MX 6DualLite
• Dwa interfejsy magistrali Master AXI wyjście pamięci podręcznej L2
• Częstotliwość rdzenia (w tym pamięć podręczna NEON i L1), zgodnie z tabelą 8.
• Koprocesor NEON MPE
— Architektura przetwarzania multimediów SIMD
— Plik rejestru NEON z 32x64-bitowymi rejestrami ogólnego przeznaczenia
— Potok wykonywania NEON Integer (ALU, Shift, MAC)
— Dwuzadaniowy potok zmiennoprzecinkowy NEON o pojedynczej precyzji (FADD, FMUL)
— Rurociąg ładowania/przechowywania i permutacji NEON
System pamięci na poziomie SoC składa się z następujących dodatkowych komponentów:
— Boot ROM, w tym HAB (96 KB)
— Wewnętrzna pamięć RAM multimedialna / współdzielona, szybki dostęp (OCRAM, 128 KB)
— Bezpieczna/niezabezpieczona pamięć RAM (16 KB)
Procesory i.MX 6Solo/6DualLite są oparte na platformie Arm Cortex-A9 MPCore, która ma następujące funkcje:
• i.MX 6Solo obsługuje pojedyncze ramię Cortex-A9 MPCore (z TrustZone)
• i.MX 6DualLite obsługuje dual Arm Cortex-A9 MPCore (z TrustZone)
• Konfiguracja rdzenia jest symetryczna, gdzie każdy rdzeń zawiera:
— 32 KB pamięci podręcznej instrukcji L1
— 32 KB pamięci podręcznej danych L1
— Prywatny zegar i pies stróżujący
— Koprocesor Cortex-A9 NEON MPE (Media Processing Engine)
W skład kompleksu Arm Cortex-A9 MPCore wchodzą:
• Kontroler przerwań ogólnych (GIC) z obsługą 128 przerwań
• Zegar globalny
• Jednostka kontrolna Snoop Control Unit (SCU)
• 512 KB ujednoliconej pamięci podręcznej I/D L2:
— Używany przez jeden rdzeń w i.MX 6Solo
— Współdzielone przez dwa rdzenie w i.MX 6DualLite
• Dwa interfejsy magistrali Master AXI wyjście pamięci podręcznej L2
• Częstotliwość rdzenia (w tym pamięć podręczna NEON i L1), zgodnie z tabelą 8.
• Koprocesor NEON MPE
— Architektura przetwarzania multimediów SIMD
— Plik rejestru NEON z 32x64-bitowymi rejestrami ogólnego przeznaczenia
— Potok wykonywania NEON Integer (ALU, Shift, MAC)
— Dwuzadaniowy potok zmiennoprzecinkowy NEON o pojedynczej precyzji (FADD, FMUL)
— Rurociąg ładowania/przechowywania i permutacji NEON
System pamięci na poziomie SoC składa się z następujących dodatkowych komponentów:
— Boot ROM, w tym HAB (96 KB)
— Wewnętrzna pamięć RAM multimedialna / współdzielona, szybki dostęp (OCRAM, 128 KB)
— Bezpieczna/niezabezpieczona pamięć RAM (16 KB)
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
