.webp)
.jpg)
MCIMX6Q6AVT08AE NXP
Dostępny
MCIMX6Q6AVT08AE NXP
Procesory i.MX 6Dual/6Quad są oparte na platformie Arm Cortex-A9 MPCore, która ma następujące funkcje: • Procesor Arm Cortex-A9 MPCore 4xCPU (z TrustZone®) • Konfiguracja rdzenia jest symetryczna, gdzie każdy rdzeń zawiera: — 32 KByte Pamięć podręczna instrukcji L1 — 32 KByte Data Cache — Prywatny zegar i watchdog — Koprocesor Cortex-A9 NEON MPE (Media Processing Engine) Kompleks Arm Cortex-A9 MPCore obejmuje: • Kontroler ogólnych przerwań (GIC) z obsługą 128 przerwań • Globalny zegar • Jednostka kontrolna Snoop (SCU) • 1 MB zunifikowanej pamięci podręcznej I/D L2, współdzielonej przez dwa/cztery rdzenie • Dwa interfejsy magistrali Master AXI (64-bitowe) wyjście pamięci podręcznej L2 Wyróżnik części @ Przemysłowy z VPU, GPU, bez MLB 7 Automotive z VPU, GPU 6 Consumer z VPU, GPU 5 Automotive z GPU, brak VPU 4 Temperatura Tj + Rozszerzony komercyjny: -20 do +105° C E Przemysłowy: -40 do +105° C C Motoryzacja: -40 do +125° C Częstotliwość $ 800 MHz2 (klasa przemysłowa) 08 852 MHz (klasa motoryzacyjna) 08 1 GHz3 10 1,2 GHz 12 Rodzaj opakowania RoHS FCPBGA 21x21 0,8 mm (z pokrywą) VT FCPBGA 21x21 0,8 mm (bez pokrywy) Poziom kwalifikacji YM MC Prototype Samples PC Masowa produkcja MC Special SC Część # seria X i.MX 6Quad Q i.MX 6Dual D Silicon revision1 A Rev 1.2 C Rev 1.3 D Rev 1.6 E Fusing % Ustawienie domyślne A HDCP enabled C MC IMX6 X @ + VV $ % A 1. Najnowsze informacje na temat dostępnej wersji układu scalonego można znaleźć na stronie internetowej nxp.com\imx6series. 2. Jeśli używany jest zegar wejściowy 24 MHz (wymagany dla USB), maksymalna prędkość SoC jest ograniczona do 792 MHz. 3. Jeśli używany jest zegar wejściowy 24 MHz (wymagany dla USB), maksymalna prędkość SoC jest ograniczona do 996 MHz. i.MX 6Dual/6Quad Automotive and Infotainment Applications Processors, Rev. 6, 11/2018 6 NXP Semiconductors Wprowadzenie • Częstotliwość rdzenia (w tym pamięci podręcznej Neon i L1) zgodnie z tabelą 6. • Koprocesor NEON MPE — SIMD Media Processing Architecture — Plik rejestru NEON z 32x64-bitowymi rejestrami ogólnego przeznaczenia — Potok wykonywania NEON Integer (ALU, Shift, MAC) — Potok wykonywania NEON z podwójną, pojedynczą precyzją zmiennoprzecinkową (FADD, FMUL) — Potok ładowania/przechowywania i permutacji NEON System pamięci na poziomie SoC składa się z następujących dodatkowych komponentów: • Boot ROM, w tym HAB (96 KB) • Wewnętrzna pamięć RAM multimedialna / współdzielona, szybki dostęp (OCRAM, 256 KB) • Bezpieczna/niezabezpieczona pamięć RAM (16 KB) • Interfejsy pamięci zewnętrznej: — 16-bitowe, 32-bitowe i 64-bitowe kanały DDR3-1066, DDR3L-1066 i 1/2 LPDDR2-800, obsługujące tryb przeplotu DDR, dla podwójnego x32 LPDDR2 — 8-bitowego NAND-Flash, w tym obsługa Raw MLC/SLC, 2 KB, 4 KB i 8 KB rozmiar strony, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ i inne. BCH ECC do 40 bitów. — 16/32-bitowa pamięć flash NOR. Wszystkie piny EIMv2 są muksowane na innych interfejsach. — 16/32-bitowa pamięć PSRAM, komórkowa pamięć RAM Każdy procesor i.MX 6Dual/6Quad umożliwia następujące interfejsy do urządzeń zewnętrznych (niektóre z nich są muxowane i nie są dostępne jednocześnie): • Dyski twarde — SATA II, 3,0 Gb/s • Wyświetlacze — dostępnych jest łącznie pięć interfejsów. Całkowita szybkość pikseli raw wszystkich interfejsów wynosi do 450 Mpixels/s, 24 bpp. Równolegle mogą być aktywne maksymalnie cztery interfejsy. — Jeden równoległy 24-bitowy port wyświetlacza, do 225 Mpixel/s każdy — Port HDMI 1.4 — MIPI/DSI, dwa tory HD1080 i WXGA przy 60 Hz) — Porty szeregowe LVDS — jeden port o przepustowości do 170 Mpixel/s (na przykład WUXGA przy 60 Hz) lub dwa porty o szybkości do 85 MP/s każdy — Port HDMI 1.4 — MIPI/DSI, dwa tory ruchu o przepustowości 1 Gb/s • Czujniki kamery: — Port kamery równoległej (do 20 bitów i szczyt do 240 MHz) — Port kamery szeregowej MIPI CSI-2, obsługujący do 1000 Mb/s / linię w trybie 1/2/3 linii i do 800 Mb/s / linię w trybie 4-pasmowym. Rdzeń odbiornika CSI-2 może zarządzać jedną linią zegara i maksymalnie czterema liniami danych. Każdy procesor i.MX 6Dual/6Quad ma cztery linie. • Karty rozszerzeń: — Cztery porty kart MMC/SD/SDIO, wszystkie obsługujące: – Specyfikacje 1-bitowego lub 4-bitowego trybu transferu dla kart SD i SDIO do trybu UHS-I SDR-104 (maks. 104 MB/s) Wprowadzenie i.MX procesorów 6Dual/6Quad do zastosowań motoryzacyjnych i informacyjno-rozrywkowych, Rev. 6, 11/2018 NXP Semiconductors 7 – specyfikacje 1-bitowego, 4-bitowego lub 8-bitowego trybu transferu dla kart MMC do 52 MHz zarówno w trybie SDR, jak i DDR (maks. 104 MB/s) • USB: — Jeden port USB 2.0 OTG o dużej prędkości (HS) (do 480 Mb/s), ze zintegrowanym interfejsem HS USB PHY — Trzy hosty USB 2.0 (480 Mb/s): — Jeden host HS ze zintegrowanym interfejsem High Speed PHY — Dwa hosty HS ze zintegrowanym interfejsem PHY USB Rapid Inter-Chip (HS-IC) • Port rozszerzeń PCI Express (PCIe) v2.0 — jednopasmowy kompleks trybów PCI Express (Gen 2.0), obsługa złożonych operacji root i operacji punktów końcowych. Używa konfiguracji PHY x1. • Różne adresy IP i interfejsy: — Blok SSI zdolny do obsługi częstotliwości próbek audio do 192 kHz stereo wejść i wyjść z trybem I2 S — ESAI jest w stanie obsługiwać częstotliwości próbek audio do 260 kHz w trybie I2S z wyjściami wielokanałowymi 7.1 — Pięć UART, do 5,0 Mb/s każdy: - Zapewnienie interfejsu RS232 - Obsługa 9-bitowego trybu multidrop RS485 - Jeden z pięciu UART (UART1) obsługuje 8-przewodowy, podczas gdy pozostałe cztery obsługują 4- drut. Wynika to z ograniczenia SoC IOMUX, ponieważ wszystkie adresy IP UART są identyczne. — Pięć eCSPI (Enhanced CSPI) — Trzy I2C, obsługujące 400 kb/s — Kontroler Gigabit Ethernet (zgodny z IEEE1588), 10/100/10001 Mb/s — Cztery modulatory szerokości impulsów (PWM) — Kontroler JTAG systemu (SJC) — GPIO z możliwością przerwania — Port klawiatury 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx i Tx — Sieć z dwoma kontrolerami (FlexCAN), 1 Mb/s każdy — Dwa zegary watchdog (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) zapewnia interfejs do WIĘKSZOŚCI sieci (150 Mbps) z opcja akceleratora szyfrowania DTCP Procesory i.MX 6Dual/6Quad integrują zaawansowaną jednostkę zarządzania energią i kontrolery: • Zapewnij PMU, w tym zasilacze LDO, dla zasobów na chipie • Użyj czujnika temperatury do monitorowania temperatury matrycy 1. Teoretyczna maksymalna wydajność 1 Gb/s ENET jest ograniczona do 470 Mb/s (łącznie dla nadajników i odbiorników) ze względu na ograniczenia przepustowości wewnętrznej magistrali. Rzeczywista zmierzona wydajność w zoptymalizowanym środowisku wynosi do 400 Mb/s. Szczegółowe informacje można znaleźć w ERR004512 erracie w dokumencie erraty i.MX 6Dual/6Quad (IMX6DQCE). i.MX 6Dual/6Quad Procesory do zastosowań motoryzacyjnych i informacyjno-rozrywkowych, Rev. 6, 11/2018 8 NXP Semiconductors Wprowadzenie • Obsługa technik DVFS dla trybów niskiego zużycia energii • Korzystanie z programowego utrzymywania stanu i bramkowania zasilania dla Arm i MPE • Obsługa różnych poziomów trybów zasilania systemu • Korzystanie z elastycznego schematu sterowania bramkowaniem zegara Procesory i.MX 6Dual/6Quad wykorzystują dedykowane akceleratory sprzętowe, aby sprostać docelowej wydajności multimediów. Zastosowanie akceleratorów sprzętowych jest kluczowym czynnikiem w uzyskaniu wysokiej wydajności przy niskim zużyciu energii, przy jednoczesnym stosunkowo wolnym rdzeniu procesora do wykonywania innych zadań. Procesory i.MX 6Dual/6Quad są wyposażone w następujące akceleratory sprzętowe: • VPU — jednostka przetwarzania wideo • IPUv3H — jednostka przetwarzania obrazu w wersji 3H (2 jednostki IPU) • GPU3Dv4 — jednostka przetwarzania grafiki 3D (OpenGL ES 2.0) wersja 4 • GPU2Dv2 — jednostka przetwarzania grafiki 2D (BitBlt) wersja 2 • GPUVG — jednostka graficzna OpenVG 1.1 • ASRC — konwerter asynchronicznej częstotliwości próbkowania Funkcje zabezpieczeń są włączane i przyspieszane przez następujący sprzęt: • Arm TrustZone, w tym architektura TZ (separacja przerwań, mapowanie pamięci itp.) • SJC — kontroler JTAG systemu. Ochrona JTAG przed atakami na port debugowania poprzez regulowanie lub blokowanie dostępu do funkcji debugowania systemu. • CAAM — moduł Cryptographic Acceleration and Assurance Module, zawierający 16 KB bezpiecznej pamięci RAM oraz generator liczb prawdziwych i pseudolosowych (certyfikat NIST) • SNVS — bezpieczna pamięć masowa nieulotna, w tym bezpieczny zegar czasu rzeczywistego • CSU — Centralna jednostka bezpieczeństwa. Ulepszenie modułu identyfikacji składnika interoperacyjności (IIM). Zostanie skonfigurowany podczas rozruchu i przez eFUSE i określi tryb działania poziomu bezpieczeństwa, a także politykę TZ. • A-HAB — Advanced High Assurance Boot — HABv4 z nowymi wbudowanymi ulepszeniami: SHA-256, 2048-bitowym kluczem RSA, mechanizmem kontroli wersji, ciepłym rozruchem, CSU i inicjalizacją TZ.
Procesory i.MX 6Dual/6Quad są oparte na platformie Arm Cortex-A9 MPCore, która ma następujące funkcje: • Procesor Arm Cortex-A9 MPCore 4xCPU (z TrustZone®) • Konfiguracja rdzenia jest symetryczna, gdzie każdy rdzeń zawiera: — 32 KByte Pamięć podręczna instrukcji L1 — 32 KByte Data Cache — Prywatny zegar i watchdog — Koprocesor Cortex-A9 NEON MPE (Media Processing Engine) Kompleks Arm Cortex-A9 MPCore obejmuje: • Kontroler ogólnych przerwań (GIC) z obsługą 128 przerwań • Globalny zegar • Jednostka kontrolna Snoop (SCU) • 1 MB zunifikowanej pamięci podręcznej I/D L2, współdzielonej przez dwa/cztery rdzenie • Dwa interfejsy magistrali Master AXI (64-bitowe) wyjście pamięci podręcznej L2 Wyróżnik części @ Przemysłowy z VPU, GPU, bez MLB 7 Automotive z VPU, GPU 6 Consumer z VPU, GPU 5 Automotive z GPU, brak VPU 4 Temperatura Tj + Rozszerzony komercyjny: -20 do +105° C E Przemysłowy: -40 do +105° C C Motoryzacja: -40 do +125° C Częstotliwość $ 800 MHz2 (klasa przemysłowa) 08 852 MHz (klasa motoryzacyjna) 08 1 GHz3 10 1,2 GHz 12 Rodzaj opakowania RoHS FCPBGA 21x21 0,8 mm (z pokrywą) VT FCPBGA 21x21 0,8 mm (bez pokrywy) Poziom kwalifikacji YM MC Prototype Samples PC Masowa produkcja MC Special SC Część # seria X i.MX 6Quad Q i.MX 6Dual D Silicon revision1 A Rev 1.2 C Rev 1.3 D Rev 1.6 E Fusing % Ustawienie domyślne A HDCP enabled C MC IMX6 X @ + VV $ % A 1. Najnowsze informacje na temat dostępnej wersji układu scalonego można znaleźć na stronie internetowej nxp.com\imx6series. 2. Jeśli używany jest zegar wejściowy 24 MHz (wymagany dla USB), maksymalna prędkość SoC jest ograniczona do 792 MHz. 3. Jeśli używany jest zegar wejściowy 24 MHz (wymagany dla USB), maksymalna prędkość SoC jest ograniczona do 996 MHz. i.MX 6Dual/6Quad Automotive and Infotainment Applications Processors, Rev. 6, 11/2018 6 NXP Semiconductors Wprowadzenie • Częstotliwość rdzenia (w tym pamięci podręcznej Neon i L1) zgodnie z tabelą 6. • Koprocesor NEON MPE — SIMD Media Processing Architecture — Plik rejestru NEON z 32x64-bitowymi rejestrami ogólnego przeznaczenia — Potok wykonywania NEON Integer (ALU, Shift, MAC) — Potok wykonywania NEON z podwójną, pojedynczą precyzją zmiennoprzecinkową (FADD, FMUL) — Potok ładowania/przechowywania i permutacji NEON System pamięci na poziomie SoC składa się z następujących dodatkowych komponentów: • Boot ROM, w tym HAB (96 KB) • Wewnętrzna pamięć RAM multimedialna / współdzielona, szybki dostęp (OCRAM, 256 KB) • Bezpieczna/niezabezpieczona pamięć RAM (16 KB) • Interfejsy pamięci zewnętrznej: — 16-bitowe, 32-bitowe i 64-bitowe kanały DDR3-1066, DDR3L-1066 i 1/2 LPDDR2-800, obsługujące tryb przeplotu DDR, dla podwójnego x32 LPDDR2 — 8-bitowego NAND-Flash, w tym obsługa Raw MLC/SLC, 2 KB, 4 KB i 8 KB rozmiar strony, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ i inne. BCH ECC do 40 bitów. — 16/32-bitowa pamięć flash NOR. Wszystkie piny EIMv2 są muksowane na innych interfejsach. — 16/32-bitowa pamięć PSRAM, komórkowa pamięć RAM Każdy procesor i.MX 6Dual/6Quad umożliwia następujące interfejsy do urządzeń zewnętrznych (niektóre z nich są muxowane i nie są dostępne jednocześnie): • Dyski twarde — SATA II, 3,0 Gb/s • Wyświetlacze — dostępnych jest łącznie pięć interfejsów. Całkowita szybkość pikseli raw wszystkich interfejsów wynosi do 450 Mpixels/s, 24 bpp. Równolegle mogą być aktywne maksymalnie cztery interfejsy. — Jeden równoległy 24-bitowy port wyświetlacza, do 225 Mpixel/s każdy — Port HDMI 1.4 — MIPI/DSI, dwa tory HD1080 i WXGA przy 60 Hz) — Porty szeregowe LVDS — jeden port o przepustowości do 170 Mpixel/s (na przykład WUXGA przy 60 Hz) lub dwa porty o szybkości do 85 MP/s każdy — Port HDMI 1.4 — MIPI/DSI, dwa tory ruchu o przepustowości 1 Gb/s • Czujniki kamery: — Port kamery równoległej (do 20 bitów i szczyt do 240 MHz) — Port kamery szeregowej MIPI CSI-2, obsługujący do 1000 Mb/s / linię w trybie 1/2/3 linii i do 800 Mb/s / linię w trybie 4-pasmowym. Rdzeń odbiornika CSI-2 może zarządzać jedną linią zegara i maksymalnie czterema liniami danych. Każdy procesor i.MX 6Dual/6Quad ma cztery linie. • Karty rozszerzeń: — Cztery porty kart MMC/SD/SDIO, wszystkie obsługujące: – Specyfikacje 1-bitowego lub 4-bitowego trybu transferu dla kart SD i SDIO do trybu UHS-I SDR-104 (maks. 104 MB/s) Wprowadzenie i.MX procesorów 6Dual/6Quad do zastosowań motoryzacyjnych i informacyjno-rozrywkowych, Rev. 6, 11/2018 NXP Semiconductors 7 – specyfikacje 1-bitowego, 4-bitowego lub 8-bitowego trybu transferu dla kart MMC do 52 MHz zarówno w trybie SDR, jak i DDR (maks. 104 MB/s) • USB: — Jeden port USB 2.0 OTG o dużej prędkości (HS) (do 480 Mb/s), ze zintegrowanym interfejsem HS USB PHY — Trzy hosty USB 2.0 (480 Mb/s): — Jeden host HS ze zintegrowanym interfejsem High Speed PHY — Dwa hosty HS ze zintegrowanym interfejsem PHY USB Rapid Inter-Chip (HS-IC) • Port rozszerzeń PCI Express (PCIe) v2.0 — jednopasmowy kompleks trybów PCI Express (Gen 2.0), obsługa złożonych operacji root i operacji punktów końcowych. Używa konfiguracji PHY x1. • Różne adresy IP i interfejsy: — Blok SSI zdolny do obsługi częstotliwości próbek audio do 192 kHz stereo wejść i wyjść z trybem I2 S — ESAI jest w stanie obsługiwać częstotliwości próbek audio do 260 kHz w trybie I2S z wyjściami wielokanałowymi 7.1 — Pięć UART, do 5,0 Mb/s każdy: - Zapewnienie interfejsu RS232 - Obsługa 9-bitowego trybu multidrop RS485 - Jeden z pięciu UART (UART1) obsługuje 8-przewodowy, podczas gdy pozostałe cztery obsługują 4- drut. Wynika to z ograniczenia SoC IOMUX, ponieważ wszystkie adresy IP UART są identyczne. — Pięć eCSPI (Enhanced CSPI) — Trzy I2C, obsługujące 400 kb/s — Kontroler Gigabit Ethernet (zgodny z IEEE1588), 10/100/10001 Mb/s — Cztery modulatory szerokości impulsów (PWM) — Kontroler JTAG systemu (SJC) — GPIO z możliwością przerwania — Port klawiatury 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx i Tx — Sieć z dwoma kontrolerami (FlexCAN), 1 Mb/s każdy — Dwa zegary watchdog (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) zapewnia interfejs do WIĘKSZOŚCI sieci (150 Mbps) z opcja akceleratora szyfrowania DTCP Procesory i.MX 6Dual/6Quad integrują zaawansowaną jednostkę zarządzania energią i kontrolery: • Zapewnij PMU, w tym zasilacze LDO, dla zasobów na chipie • Użyj czujnika temperatury do monitorowania temperatury matrycy 1. Teoretyczna maksymalna wydajność 1 Gb/s ENET jest ograniczona do 470 Mb/s (łącznie dla nadajników i odbiorników) ze względu na ograniczenia przepustowości wewnętrznej magistrali. Rzeczywista zmierzona wydajność w zoptymalizowanym środowisku wynosi do 400 Mb/s. Szczegółowe informacje można znaleźć w ERR004512 erracie w dokumencie erraty i.MX 6Dual/6Quad (IMX6DQCE). i.MX 6Dual/6Quad Procesory do zastosowań motoryzacyjnych i informacyjno-rozrywkowych, Rev. 6, 11/2018 8 NXP Semiconductors Wprowadzenie • Obsługa technik DVFS dla trybów niskiego zużycia energii • Korzystanie z programowego utrzymywania stanu i bramkowania zasilania dla Arm i MPE • Obsługa różnych poziomów trybów zasilania systemu • Korzystanie z elastycznego schematu sterowania bramkowaniem zegara Procesory i.MX 6Dual/6Quad wykorzystują dedykowane akceleratory sprzętowe, aby sprostać docelowej wydajności multimediów. Zastosowanie akceleratorów sprzętowych jest kluczowym czynnikiem w uzyskaniu wysokiej wydajności przy niskim zużyciu energii, przy jednoczesnym stosunkowo wolnym rdzeniu procesora do wykonywania innych zadań. Procesory i.MX 6Dual/6Quad są wyposażone w następujące akceleratory sprzętowe: • VPU — jednostka przetwarzania wideo • IPUv3H — jednostka przetwarzania obrazu w wersji 3H (2 jednostki IPU) • GPU3Dv4 — jednostka przetwarzania grafiki 3D (OpenGL ES 2.0) wersja 4 • GPU2Dv2 — jednostka przetwarzania grafiki 2D (BitBlt) wersja 2 • GPUVG — jednostka graficzna OpenVG 1.1 • ASRC — konwerter asynchronicznej częstotliwości próbkowania Funkcje zabezpieczeń są włączane i przyspieszane przez następujący sprzęt: • Arm TrustZone, w tym architektura TZ (separacja przerwań, mapowanie pamięci itp.) • SJC — kontroler JTAG systemu. Ochrona JTAG przed atakami na port debugowania poprzez regulowanie lub blokowanie dostępu do funkcji debugowania systemu. • CAAM — moduł Cryptographic Acceleration and Assurance Module, zawierający 16 KB bezpiecznej pamięci RAM oraz generator liczb prawdziwych i pseudolosowych (certyfikat NIST) • SNVS — bezpieczna pamięć masowa nieulotna, w tym bezpieczny zegar czasu rzeczywistego • CSU — Centralna jednostka bezpieczeństwa. Ulepszenie modułu identyfikacji składnika interoperacyjności (IIM). Zostanie skonfigurowany podczas rozruchu i przez eFUSE i określi tryb działania poziomu bezpieczeństwa, a także politykę TZ. • A-HAB — Advanced High Assurance Boot — HABv4 z nowymi wbudowanymi ulepszeniami: SHA-256, 2048-bitowym kluczem RSA, mechanizmem kontroli wersji, ciepłym rozruchem, CSU i inicjalizacją TZ.
Upewnij się, że Twoje dane kontaktowe są poprawne. Twój wiadomość będzie być wysyłane bezpośrednio do odbiorcy (odbiorców) i nie będą być publicznie wyświetlane. Nigdy nie będziemy dystrybuować ani sprzedawać Twoich osobisty informacji osobom trzecim bez Twoja wyraźna zgoda.
